PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-347619 (43) Date of publication of application: 15.12.2000

(51)Int CL

G09G 3/28 G09G 3/20

(21)Application number: 11-154776 (22)Date of filing:

02 06 1999

(71)Applicant : PIONEER ELECTRONIC CORP

(72)Inventor: TOKUNAGA TSUTOMU SAEGUSA NOBUHIKO

(54) DRIVING METHOD OF PLASMA DISPLAY PANEL

(57) Abstract:

PROBLEM TO BE SOLVED: To obtain good image display even when the pulse width of driving pulse is shortened to make hardly generate erroneous discharge and by generating maintenance discharge of an intial time portion on a discharge cell which belongs to a part of display line group, then writing picture element data in discharge cells which belong to remaining display groups, and generating remaining maintenance discharge on all the discharge cells at completing. SOLUTION: In a printing process Pc, within display in PDP of the first - the second (n) line, priming discharge is generated against discharge cells which belong to a display line group (display line group B) of the n+1 - the second (n) line. When a first light emission maintenance process Ic1 and the priming process Pc are completed, a second picture element writing process Wc2 is executed. In the second picture element data writing process Wc2, writing of picture element data is executed against the discharge cells which belong to the display line group B. When this is completed, the second light emission maintenance process Ic2 is executed. In the second light emission maintenance process Ic2. maintenance pulse of positive polarity IPx2, IPy2 are alternately and repeatedly impressed.

LEGAL STATUS

[Date of request for examination]

16.04 2003

Date of sending the examiner's decision of

14.12.2005

rejection

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]

Number of appeal against examiner's decision of rejection]

Date of requesting appeal against examiner's decision of rejection

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特別2000-347619

(P2000-347619A)
(43)公開日 平成12年12月15;3(2000.12.15)

(51) Int.CL ⁷		機別割号	FI		テーマコード(参考)	
G 0 9 G	3/28		C 0 9 G	3/28	E	5 C 0 8 0
	3/20	6 4 1		3/20	641E	
				3/28	К	

審査請求 未請求 請求項の数5 〇L (全12頁)


(21)出願番号	特順平11-154776	(71) 出願人 000000016
(no) this H	The state of the territory of the	パイオニア株式会社
(22)出版日	平成11年6月2日(1999.6.2)	東京都目黒区目黒1丁目4番1号
		(72)発明者 徳永 勉
		山梨県中巨摩郡旧富町西花輪2680番地 パ
		イオニア株式会社内
		(72)発明者 三枝 信彦
		山梨県中巨摩郡:日富町西花輪2680番地 パ
		イオニア株式会社内
		(74) 代理人 100079119
		弁理士 藤村 元彦
		Fターム(参考) 50080 AA05 BB05 DD07 DD09 EE29
		FF07 FF12 HH02 HH04 HH05
		HH06 JJ02 JJ04 JJ05

(54) 【発明の名称】 プラズマディスプレイパネルの駆動方法

(57)【要約】

【課題】 プラズマディスプレイパネルに印加する駆動 パルスのパルス転を短くしても良好な血像表示を行うこ とが出来るプラズマディスプレイパネルの駆動方法をを 提供することを目的とする。

【解決手段】 プラズマティスプレイパネルの表示ラインの内の、部の表示ライン群に関する放電セルに対して 画添データの書き込みが終了したら、この一部の表示ライン群に属する放電セルに対して初回分の維持放電を生 起きせる。その後、残りの表示ライン群に高する放電セルに対して画ポデータの書き込みを行い、これが終了したら、全ての放電セルに対して残りの維持軟電を生起させる。



【特許請求の範囲】

【請求項1】 複数の表示ライン各々に対応した行電権 と前記行電極に突突して配列された列電極との各交点に て1両素に対応した放電セルを形成しているプラズマデ スエレイバネルの原面も54であって

ィスプレイパネルの原動方法であって、 入力映像信号の単位表示期間を複数の分割表示期間に分割し、前記分割表示期間の各々において、

前記表示ライン各々の内の一部の表示ライン群に属する 前記放電セルの各々を前記入力映像信号に対応した画素 データに応じて非発光セルスは発光セルのいずれか一方 に設定すべき選択放電を生起させる第1 両素データ書込 行程と

前記一部の表示ライン群に属する前記発光セルのみを発 光させるべき維持放電を所定回数だけ生起させる第1発 氷維持行程と、

前記表示ライン各々の内の他部の表示ライン群に属する 前記放電セルの各々を前記画素デークに応じて前記非発 光セル又は前記発光セルのいずれか一方に設定すべき選 択放電を生起させる第2画素データ電込行程と。

前記発光セルのみを発光させるべき維持放電を前記分割 表示期間各々の重み付けた対応した回数から前記所定回 数を減じた回数分だけ生起させる前2発光維持行程と、 を順次実行することを特数とするアラズマディスアレイ パネルの彫動方法。

【請求項2】 前記第1 画素データ書込行程に先だって、全ての制記数電セルを削記晃光セルスは前記昇発と せいのいずけた一方の状態に利明設定するリセット放電 を生起させるリセット行程を実行することを特徴とする 請求項1 記載のプラズマディスプレイパネルの駆動方 法

【請求項3】 前記単位表示期間内における先頭の前記 分割表示規間では前記解を回案データ書送行程の直前 に、前記配能の表示ライン時に属する前記形型セル各々 に対してアライミング放電を生起させるアライミング行 程を実行することを特徴とする請求項1記載のアラズマ ディスアレイバルの駆動がディスアレイバルの駆動がディスアレイバルの駆動がディスアレイが

【請求項4】 前記単位表示期間内における先頭の前記 分割表示期間においてのかで制記第1両妻データ書込行 程に先だって、全ての前記放電セルを前記発光セル又は 前記非発光と此のいずたか一方の状態に初期記立するり セット放電を単起させるリセット行程を実行し、

前記単位表示期間内のい守むか1の前記の格殊示期間で の前記第1 画素データ書込行程及び前記第2 画素データ 書込行程においてのみで前記数電セルの前記初期設定の 状態を変更すべき前記選択放電を生起せしめることを特 設とする請求項1 記載のアラズマディスプレイパネルの 原物方法。

【請求項5】 前記単位表示期間内における先頭の前記 分割表示期間を除く他の分割表示期間各々において、前 記第2両素デーク書込行程の直前に、前記他部の表示ラ イン群に属する前記発光セルのみを発光させるべき維持 放電を前記所定回数だけ生起させる第3発光維持行程を ますることを特徴とする請求項1及び4記載のアラズ マディスアレイパネルの解動方法。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は、プラズマディスプレイパネルの駆動方法に関する。

[0002]

【従来の技術】近年、表示装置の大画面化にともなって 湾型のものが要求され、各種の特型表示デバイスが実用 化されている。欠流体電型のフラスマディスフレイパネル ルは、この薄型表示デバイスの1つとして着目されてい る。図1は、かかるアラズマディスプレイパネルと、こ れを駆動する駆動装置とからなるアラズマディスアレイ 装置の順略情態を示す図である。

【0003】図1において、アラズマディスアレイバネルとしてのFDP1のは、データ電後としてのm個の列電配り、つりと、これら列電配名々と交更して配別されている夫々n個の行電極X:へX。及び行電極Y:へY:を構えている。高、行電極は、X及びYの一対にてPDPにおける1行分に対応した行電機を形成している。これら列電極Dと、行電極X及びYは、放電空間を挟んで互いに対向して配置された2つのガラス塗板各々に形成されており、各行電極対と列電極との交点にて1画素に対成した数を以びが減さが形成される構造となっている。

【0004】この解、条板電地化は、放電現象を利用して発光を行うものである為、"発光"及び"非発光"の2つの状態しからたない。つまり、最低輝度(非光光状態)と、最高質度(発光状態)の2階間分の頻度しか表現出来ないのである。そこで、駆動装置100は、このようなPDP10に対して、入力された映像信号に対応した中間脚の頻度表示を実現させるべく、サブフィールド法を用いた酵源開始を実施する。

【0005】サブフィールド法では、入力された映像店 今各画業等に対応した例えばイビットの画業データに 変換し、この4ビットのビット桁各々に対応させて1フ ィールドを同2に示されるが如く4間のサブフィールド 5F1~5F1年に分割する、図3は、1サフィールド 内において、駆動装置100が上記PDP10の行電極 対及び列電転に印版する各種駆動バルスの印加タイミン グを示す何である。

【0006】図3に示されるように、先ず、駆動装置 1 00は、正極性のリセットパレスRPを行電極X、へ X、 負極性のリセットパレスRPを行電極Y、へ Y。に印加する。これらリセットパレスRP、及びRP。の印加に応じて、PDP10の全ての放電セルがリセット放電され、各放電セル内には一様に所定量の整電荷が飛される。その直後に、駆動装置 1 0 0 は、消去パルスEPをPDP10の行電極X、~ X。に一斉に印加する。これに

より、全ての放電セルには消去放電が生起され、上記壁 電荷が消波する(一斉リセット行程Rc)。すなわち、か かる一斉リセット行程Rcによれば、PDP10におけ る全ての放電セルは、"非発光セル"の状態に初期化され るのである。

【0007】次に、駆動装置100は、入力された映像 信号に対応した1行分毎の画素データパルス群DP。~ DP。を順次、列電極D。。に印加して行くと共に、各画 素データパルス群DPの印加タイミングにて走杏パルス SPを発生し、これを行電極Y、~Y。へと順次印加して 行く(画素データ書込行程We)。この際、走査パルスS Pが印加された"行"と、高電圧の画素データパルスが印 加された"列"との交差部の放電セルにのみ放電(選択書 込放電)が生じて壁雷荷が形成される。これにより、ト 記一斉リセット行程Rcにおいて"非発光セル"の状態に 初期化された放電セルは、"発光セル"に推移する。一 方、走査パルスSPが印加されたものの、低電圧の画素 データバルスが印加された"行"及び"列"に交叉して形成 されている放電セルには上記選択書込放電は生起され ず、上記一斉リセット行程Rcにて初期化された状態、 つまり"非発光セル"の状態が保持される。

【0008】次に、駆動装置100は、図3に示されるように、維持小ルス1下。を繰り返し不確除パースにか加加すると共に、かかる維持小ルス1下。と後はそのタイミングをすらして維持パルス1下。を繰り返し行電価と、一下。に印加する(発光維持行程1c)。 尚、1サブフィールドのは、いて維持パルス1下。を繰り返し行電価と、回2に示されるが如く、各サブフィールドの重み付けに応じて設定されている。ここで、緊電高が存在しているが変やル、すであり等発士のが一変発した。では、対している。ここで、関電高が存在しているが変やル、すであり等発士のが一気をしているが、これら維持がルス1下。及び1下。が印加される変に維持効電する。つまり、上記画素データ書込行程Wにとおいて、発光七ルドで展定された歌電力のみが、図2に示されているが如き、サブフィールドの重み付けに対応した回数分がでは維持が電に伴う業光を繰り返し、その発光状態を維持するのである。

【0009】駆動装置100は、以上の加き動作を各サ プフィールド毎に実施する。この際、各サプフィールド で生起された上記維持数電の販の合計(1フィールド でのにより、映像信号に対応した中間調の輝度が表現 されるのである。尚、上記サプフィールド状によって表 現出来る輝度の階調数は、分割されたサプフィールドの表示 期間に予か定められているので、サプフィールドの数を 多くする為には、図3に示されるが如き各種駆動パルス のソルス層を短くする必要がある。

【0010】しかしながら、駆動パルスのパルス幅を短くすると誤放電が生じるようになり、結果として良好な表示品質が得られなくなるという問題が生じた。

[0011]

【発明が解決しようとする課題】本発明は、かかる問題 を解決すべく為されたものであり、プラズマディスプレ イバネルに印加する野塾がいたみがのス層を短くしてら 良好な両度条元を行うことが出来るプラズマディスプレ イバネルの駆動方法を提供することを目的とする。

[0012]

【課題を解決するための手段】本登明によるプラズマデ ィスプレイパネルの駆動方法は、複数の表示ライン各々 に対応した行電極と前記行電極に交叉して配列された列 電極との各交点にて 1 画素に対応した放電セルを形成し ているプラズマディスプレイパネルの駆動方法であっ て、入力映像信号の単位表示期間を複数の分割表示期間 に分割し、前記分割表示期間の各々において、前記表示 ライン各々の内の一部の表示ライン群に属する前型放電 セルの各々を前記入力映像信号に対応した画素データに 応じて非発光セル又は発光セルのいずれか一方に設定す べき選択放電を生起させる第1画素データ書込行程と、 前記一部の表示ライン群に属する前記発光セルのみを発 光させるべき維持放電を所定回数だけ生起させる第1発 光維持行程と、前記表示ライン各々の内の他部の表示ラ イン群に属する前記放電セルの各々を前記画素データに 応じて前記非発光セルメは前記発光セルのいずれか一方 に設定すべき選択故雷を生紀させる第2両妻データ書込 行程と、前記発光セルのみを発光させるべき維持放電を 前記分割表示期間各々の重み付けに対応した回数から前 記所定回数を減じた回数分だけ生起させる第2発光維持 行程とを順次実行する。

[0013]

【発明の実施の形態】以下、本発明の実施の形態を図を 参昭しつつ説明する。図4は、本登明による駆動方法に 基づいてプラズマディスプレイパネルを即動するプラズ マディスプレイ装置の概略構成を示す図である。図4に 示されるように、かかるプラズマディスプレイ装置は、 プラズマディスプレイパネルとしてのPDP10と、A /D変換器1.駆動制御回路2、メモリ4、アドレスド ライバ6、第1 サスティンドライバ7 及び第2 サスティ ンドライバ8からなる駆動部と、から構成されている。 【0014】PDP10は、アドレス電極としてのm個 の列電極D,~D。と、これら列電極各々と交叉して配列 されている夫々2n個の行電極X₁~X₂₀及び行電極Y₁ ~Yznを備えている。この際、行電極X及び行電極Yの 一対にて、PDP10における1つの表示ラインに対応 した行電極を形成している。列電極D、行電極X及びY は放電空間に対して誘電体層で被覆されており、各行電 極対と列電極との交点にて1 画素に対応した放電セルが 形成される構造となっている。

【0015】A/D要換器1は、駆動制御回路2から供 給されるクロック信号に応じて、入力されたアナログの 入力映像信号をサンアリングしてこれを1画素毎に対応 した例えば4ビットの両妻データDに変換し、これをメ モリ4に供給する。メモリ4は、駆動制御回路2から供 給された書込信号に従って上記画素デークDを順次書き 込む。

【0016】かかる書込動作によりPDP10における 1画面(2n行、m列)分の書き込みが終了すると、メ モリ4は、この1画面分の画素データD...。。。を上記駆 動制御回路 2 から供給された読出信号に従って以下の如 く読み出す。つまり、メモリ4は、先ず、後述するサブ フィールドSF4での画素データ書込行程Wc1及びWc2 において、上記画素データD_{11-2m}各々の最上位ビット である第4ビットだけを1行分づつグループ化したもの。 を駆動画素データビット群DB1~DB2aとして順次読 み出し、これをアドレスドライバ6に供給する。次に、 メモリ 1は、後述するサブフィールドSF3での画素デ ータ書込行程Wc1及びWc2において、上記画素データD 11-200 各々の第3ビットだけを1行分づつグルーア化し たものを駆動画素データビット群DB1~DB2nとして 順次読み出し、これをアドレスドライバ6に供給する。 次に、メモリ4は、後述するサブフィールドSF2での 画素データ書込行程Wc1及びWc2において、上記画素デ ータD11-1m2各々の第2ビットだけを1行分づつグルー ブ化したものを駆動画素データビット群DB₁~DB₂。 として順次読み出し、これをアドレスドライバ6に供給 する。次に、メモリ4は、後述するサブフィールドSF 1での画素データ書込行程Wc1及びWc2において、上記 画素データD11-2na各々の最下位ビットである第1ビッ トだけを1行分づつグループ化したものを駆動画素デー タビット群DB1~DB2。として順次読み出し、これを アドレスドライバ6に供給する。

【〇〇17】駆動制削回路2は、上記入力映館信号中に おける水平及び垂直両期信号に応じて、上記入/D変換 器1に対するクロック信号、及びメモリ4に対する書込 及び続出信号を発生する、東に、駆動制削回路2は、関 5に示されるが加き発生期等フェーマットに巻って、P DP10を駆動させるべき各種タイミング信号をアドレ スドライバら、第1サスティンドライバア及び第2サス ティンドライバ8条々に挑送かる。

【0018】高、図5に示される発光原動フォーマット では、入力映像信号の1フィールド期間を4つのサブフィールドSF1〜4に分削し、各サブフィールド内において、一かりセット行程2で、第1面ボデータ書込行程 Wc1、第1元光維持行程1に、第2面ボデータ書込行程 Wc2、及び第2光光維持行程1に2を順次実行する。更 に、上近郊の曲ボデータ書込行程Wc2の直面においてア ライミング行程Pvを実行する。

【0019】図6は、図5に示される発光駆動フォーマットに従って、アドレスドライバ6、第1サスティンド ライバ7及び第2サスティンドライバ8各々が、1サブ フィールド内においてPDP10の行電係及び列電係に 印加する各種駆動バルスの印加タイミングを示す図であ る。先ず、図6に示される一斉リセット行程Rcでは、 第1サスティンドライバ7が、正極性のリセットバルス RP、を行電極X、~X、、に印加し、このリセットパルス RP、の印加と同時に、第2サスティンドライバ8が、 負極性のリセットバルスRPyを行電極Y:~Y。。に印加 する、これらリセットパルスRP。及びRP。の印加に応 じて、PDP10における全ての放電セルがリセット放 電され、各放電セル内には一様に所定量の壁電荷が形成 される。その直後、第1サスティンドライバ7は、図6 に示されるが如き消去パルスEPをPDP10の行電極 X₁~X₂。に一斉に印加する。これにより、全ての放電 セルで消去放電が生起され、上記壁電荷が消滅する。 【0020】すなわち、かかる一斉リセット行程Rcに より、PDP10における全ての放電セルは、"非発光 セル"の状態に初期化されるのである。一斉リセット行 程Rcが終了すると、次に第1画素データ書込行程Wc1 を実行する。第1画素データ書込行程Welでは、アドレ スドライバ6が、上記メモリ4から順次読み出された駆 動画素データビット群DB、~DB。各々に対応した画素 データパルス群DP1~DP。を発生し、これらを図6に 示されるように順次、列電極D₁₋₀に印加して行く。こ の際、駆動画素データビット群DB₁~DB₈とは、例え ば、サブフィールドSF4では上記画素データDの最上 位ビットのみで成り、又、サブフィールドSF1では上 記画素データDの最下位ビットのみで成るものである。 すなわち、アドレスドライバ6は、この面素データDに よるデータビットが例えば論理レベル"1"である場合に は高電圧、論理レベル"0"である場合には低電圧(0ボ ルト)の画素データパルスを発生し、これをPDP10 の表示ラインの第1行~第n行各々に相当するもの同士 でグループ化したものを上記画素データパルス群DP。 ~DP。として順次、列電板D₁、に印加して行くのであ る。これら画素データパルス群DP1~DPa各々の印加 タイミングにて、第2サスティンドライバ8は、負極性 の走査バルスSPを発生し、これを図6に示されるが如 く行電極 $Y_1 \sim Y_n$ へと順次印加して行く。この際、走査 バルスSPが印加された"行"と、高電圧の画素データパ ルスが臼加された"列"との交差部の放電セルにのみ放電 (選択書込放電)が生起され、その放電セル内に壁電荷が 形成される。つまり、この放電セルは、"発光セル"の状 態に推移するのである。一方、走査バルスSPが印加さ れたものの、低電圧の画素データパルスが印加された放 電セルでは、上記の如き選択書込放電は生起されないの で、"非発光セル"の状態が保持される。

は、PDP10における第1行〜第2 n行からなる表示 ラインの内、第1行〜第 n行までの表示ライン群(以 下、表示ライン群Aと称する)に属する放電セルに対し 、 曹素データの書込が為されるのである。かかる第1 画素データ書込行記Webが終了すると、次に、第1発光

【0021】すなわち、第1画素データ書込行程We1で

維持行程 I c1が実施される。

【00 2 2 第 1 発光維持計程 L t では、先ず、第 2 サ スティンドライバ8 が、図6 に示されるが如き正極性の 維持パルス I P₇₁をPDP 1 0の行電極 Y・ ~ Y、に同時 印加する、更に、かかる維持パルス I P₇₁の印加直後 に、第 1 サスティンドライバ7 が、図6 に示されるが如 き正極性の維持パルス I P₇₁をPDP 1 0の行電極 Y₁ ~ X₇₈に同時印加する。これら維持パルスの印加によ 下 N、上記第 1 m素データ 想法行程 Wでにおいず、空電荷が 形成された放電セル、すなわち"発光セル"のみが上記維 持パルス I P₇₁及び I P₁、が印加される 度に維持放電し て、2 目的のソルス発光が含えれる。

【0023】すなわち、第1年光維持行程1ctでは、PDP10における第1行・第2n行なる表示ラインの内、第1行・第1桁の表示ラインポAに関する放電セルで発光セル*状態にあるに対して、最初の2回外の維持行程1ctと同時に実施されるアライミング1程Pででは、第2寸スティンドライバ8が、図6に示されるが対き正極性のアライミングパルスPPやPDP10の行電核デュニャアュに同時印加する。かかるアライミングパルスPPの印加に応じてアライミング数電が生起され、行電報とデューマ、2ck間等る各数電セルの放電空間外に荷電粒子が振びまれ。

[0024] すなわち、かかるアライミング宿程Pで は、PDP10における第1行〜第2m行なる表示ラインのが、第1十1行〜第2m行なる表示ラインのが、第1十1行〜第2m行の表示ライン群以下、表示ライン群しと称するとなってきるとなるやです。そこが放電を生起させるのである。上記第1発光維持行程1c1及びフライミング行程Pが終了すると、次に、第2画素データ書込行程Wcが実施される。

【0025】第2曲素データ書込行程Wc2では、アドレ スドライバ6が、上記メモリ4から順次読み出された駆 動画素データビット群DBェー、~DB2。各々に対応した 画素データパルス群DPn+1~DP2nを発生し、これら を図6に示されるように順次、列電極D₁₋。に印加して 行く。この際、駆動画素データビット群DB。+1~DB 20とは、例えば、サブフィールドSF4では上記画素デ ータDの最上位ビットのみで成り、又、サブフィールド SF1では上記画素ゲータDの最下位ビットのみで成る ものである。すなわち、アドレスドライバ6は、この画 素データDによるデータビットが例えば論理レベル"1" である場合には高電圧、論理レベル"0"である場合には 低電圧(0ポルト)の画素データパルスを発生し、これを PDP10の表示ラインの第n行~第2n行各々に相当 するもの同士でグループ化したものを上記画素データバ ルス群DPョ・1~DPョッとして順次、列電極D1-。に印加 して行くのである。この際、走査バルスSPが印加され た"行"と、高重圧の画素データパルスが印加された"列"

との交差額の放電セルにのみ放電(選択書込放電)が生起され、その放電セル内に壁電荷が形成される。つまり、この放電セルは、"発光セル"の状態に推移する。一方、走査バルスSFが印加されたものの、低電圧の両端テータバルスが印加された放電セルでは、上記の均含選択書込放電は土起されないので、"非発光セル"の状態が保持される。

【0026】すなわち、第2画素データ書込行程限2では、PDP1のにおける第1行・第2の行かかるを表示
ラインの内の新り11行を第2の行かたのである。から第2回素データ書込行程限でが終まする
と、次に、第2条光維持行程1でが実態される。第2条光維持行程1ででは、第1サスティンドライバス及び第2サスティンドライバス及び第1サスティンドライバ及び1下2を操り返し知即する。各サプフィールドの第2条光維持行程1でで加速、2中に対して関心に示されるが強い、交互に正確性の維持がルス1P12及び1P12を繰り返し知即する。各サプフィールドの第2条光維持行程1でで加速れる維持がルスの回数は、各サプフィールドSFPの重点付ければたして予め設定されている数、例とば、SF4:8

SF3:4

SF2:2

SF1:1

なる回数比に基づいて設定されている回数から、上記第 1発光維持行程 I c1において生起させた維持放電の回数 を減じた回数となる。

【0027】かかる維持パルスの印加により、上記第1 画素データ書込行程Wc1及び第2画素データ書込行程W c2において壁電荷が形成された放電セル。すなわち"発 光セル"のみが上記維持パルス I Pxx 及び I Pxx が印加 される度に維持放電し、上述した如き回数分だけ断続的 た発光を繰り返す。以上の如く、本発明においては、P DP10における第1行~第2n行の表示ラインの内、 第1行~第n行の表示ライン群Aに属する放電セルに対 する画素データ書き込みが終了した時点で、この表示ラ イン群Aに属する故電セルに対して最初の所定回数分だ け維持放電を生起させるようにしている。これにより、 上記第1画素データ書込行程Wc1での選択書込放電によ って形成されたものの時間経過とともに減少してしまっ た荷電粒子は、かかる維持放電によって再形成される。 【0028】よって、図6に示される第2発光維持行程 Ic2の直前の段階において、表示ライン群Aに属する放 電セル内には上述した如く荷電粒子が残留するので、例 え、第2発光維持行程 I c2において印加する維持パルス IPvo及び IPvo各々のパルス幅が短くても、維持放電 が正しく生起されるようになる。一方、PDP10の残 りの表示ライン群Bに属する放電セル各々に対しては、 画素データの書き込みを行う前に、プライミングバルス PPを印加してプライミング放電を生起させている。こ

れにより、上記一斉リセット行程Rcでのリセット放電 にて形成されたものの時間経過につれて減少してしまっ た荷電粒子は再形成される。

10029〕よって、図らに示される第2商業テータ書 込行程Wc2の直前の段階において、表示ライン間移して する放電セル内には上記資電電子が残留することになる ので、例え、この第2画業データ書込行程Wc2において 印加する走客がレスSPのパルス電が廻くても、選択書 込放電が正しく生起されるようになる。炎って、不効で による原動によれば、分割するサプフィールドの数を増 加させるべくPDPに行加すべき即動パルスに差がル スSP、維持パルスIP)のパルス個を超くしても、各 軽数電(選択書込板電及び維持放電)を正して生起させる こが出来るので、良好な面楽表示が得られるようにな ことが出来るので、良好な面楽表示が得られるようにな

【0030】尚、上記集絶例においては、両素データの 裏込方法として、面素データに応じて各枚電セル内に選 択的に整空値を形成させることにより両素データの書込 を為すという、いわゆる選択書込アドレス法を採用した 場合について述べた。しかしながら、未発明よ、かかる 商業データのお込方法として、子か全数電とからに登 債を形成させておき、面素データに応じて選択的にその 繁電商を消尤することにより面素データの書込を為す、 いかゆる選択消去アドレス法を採用した場合についても 同様に適用可能である。

【0031】又、上記実施例においては、図5に示されるが如き、条サプノールド毎に一斉リセット行程Rに を実施するようにした発光照動フォーマットに基づく駆動を例にとってその動件を説明したが、本次明は、これ 以炒くの発光駆動フォーマットにも適用可能である。図7 は、以上の如き点に鑑みて為されたプラズマディスプレ イ装置の他の構成を示す図できる。

 $\{0032\}$ 図7において、プラズマディスプレイパネルとしてのPDP10は、アドレス電極としての血個の列電極り、0、これら列電係各々と変更して配列されている夫々2n個の行電極 X_1 $\sim X_2$ 。及び行電極 Y_1 $\sim Y_2$ 。を構えている。この際、行電極X及び行電極 Y_1 $\sim Y_2$ 。を構えている。この際、行電極X及び行電極を形成している。列電極り、行電極X及び行電機を形成している。列電極り、行電極X及び「は最電空間に対して鉄電体側で被覆されており、各行電極材と列電極との交点にて1面素に対応した放電セルが形成される構造となっている。

【0033】A/D変換器143、駆動解削網器20から 供給されるクロック信号に応じて、入力されたアナログ の入力映像信号をサンプリングしてこれを1 画素毎に対 応した例えば4ビットの画表データDに変換し、これを 面像処理阻路00に供給する。面像処理阻断30は、か かる画素データDに対して解変補正、渡ヶ補正、更に、 認準結成処理及びディッ理理等の多時間化要理を施して 後表面後処理服装データ用Dをメモリ4化を検する。こ の際、上記誤差拡散処理では、画素データDの上位ビッ トを表示データ、残りの下位ビットを誤差データとして 捉え、周辺画素各々の画素データDから求められた上記 講差データを夫々重み付け加算して上記表示データに反 映させたものを新たな画素データとする。かかる動作に より、頂面素における下位ビットに対応した輝度成分が 上記周辺画素によって擬似的に表現されるようになる。 又、ディザ処理とは、画面上において互いに隣接する画 素に対応した複数個の画素データ(拡散処理の施された) 画素データ)により、1つの中間表示レベルを表現する ものである。この際、ディザ処理では、例えば、左右。 上下に互いに隣接する4つの画素を1組とし、この1組 の各画素に対応した画素データ各々に、互いに異なる係 数値からなる4つのディザ係数a~dを夫々割り当てて 加算する。かかるディザ処理によれば、4画素で4つの 異なる中間表示レベルの組み合わせが発生することにな

【0034】更に、画像処理回路30は、上記録差妨散及びディッ処理の地された画帯データをその雑度レベルに応じて5段階の階間にか知し、この分類な行むした図8に示されるが如きビットパターンを有するるとじットの画像処理画券データHDに交換して光しました。すなわも、入力映像信号は、上記入一ク交換器1及び画像処理回路30によって、図8に示されるが如きビットパターンを有する5種類の画像処理画素データHDのいずれかしつに変換されるのである。

【0035】 メモリ4は、死動制御回路20から供給された書込信号に従って上記層保処理画素データHDを順次書き込む。かかる書込動作によりPDP10における1画画(20行、両列)分の異き込みが終了すると、メモリ4は、この1画面分の面像処理画素データHD11-2aaを上記駆動制御回路20から供給された読出信号に従って以下の如く読み出す。

【0036】つまり、メモリ4は、先ず、後述するサブ フィールドSF1での画素データ書込行程Wc1及びWc2 において、上記画像処理画素データHD11-2ng 各々の最 下位ビットである第1ビットだけを1行分づつグループ 化したものを駆動画素データビット群DB1~DB2.と して順次読み出し、これをアドレスドライバ6に供給す る。次に、メモリ4は、後述するサブフィールドSF2 での画素データ書込行程Wr1及びWr2において、上記画 像処理画素データHD11-2nm各々の第2ビットだけを1 行分づつグループ化したものを駆動画素データビット群 DB₁~DB₂。として順次読み出し、これをアドレスド ライバ6に供給する。次に、メモリ4は、後述するサブ フィールドSF3での画素データ書込行程Wc1及びWc2 において、上記画像処理画素データH D11-2m 各々の第 3ビットだけを1行分づつグループ化したものを駆動画 素データビット群DB、~DB。。として順次読み出し、 これをアドレスドライバ6に供給する。次に、メモリ4

は、統定するサブフィールドSF4での画素データ書込 行程We1及びWe2において、上記画能処理画素データ井 D_{11-ins} をの級上位ビットである第4ビットだけを1 行分づつグルーフ化したものを駆動画素データビット群 D_{11} の D_{12} なとして順次説み出し、これをアドレスド ライバらに把始する。

【0037】駆動網前回路20は、上記入力映館信号中 たおける水平及び乗車同期信号に応じて、上記名/D変 換器1に対するクロック信号、及びメモリ4に対する書 込及び流出信号を発生する。更に、駆動制制明路20 に、図9に示されるが如きを影響刺っいトに従っ て、PDP10を駆動させるべき各種タイミング信号を アドレスドライバ6、第1サスティンドライバ7及び第 2サスティンドライバ7及び第

【0038】前、図9に示される光光駆動カターマットでは、入力映像信号の1フィールド期間を4つのサブフィールドSF1〜4に分削し、先頭のサブフィールドSF1とからでは、一斉リセット行程Rc、第1両素データ書込行程Wc2、及び第2米に維持行程1c2を限火実行する。更に、かかるサブフィールドSF1では、上記第2両素データ報込行程Wc2の直前にプライミング行程Pcを実行する。又、サブフィールドSF2〜SF4各々では、第1両素データ書込行程Wc2、及が第2米維持行程1c2を順次実行する。又、たカサブフィールドFF2〜SF4名々では、第1両素データ書込行程Wc3、及が第2米維持行程1に、第2直素データ書込行程で、及び第2米維持行程1に、第2直素データ書込行程で、及び第2米維持行程1に2を順次実力を表光維持行程1に2を順次実行する。更に、これらサブフィールドSF2〜SF4条々では、上記幕2両実デーク表込行程Wc2の面前を第2米維持行程1にも安実行する。

【0039】図10は、図9に示される発光駆動フォー マットに従って、アドレスドライバ6、第1サスティン ドライバ7及び第2サスティンドライバ8名々が、PD P10の行電極及び列電極に印加する各種駆動パルスの 印加タイミングを示す図である。尚、図10において は、先頭のサブフィールドSF1と、それに続くサブフ ィールドSF2での印加タイミングのみを示している。 【0040】図10において、先頭のサブフィールドS F1においてのみで実施される 斉リセット行程Rcで は、第1サスティンドライバ7が負極性のリセットパル スRP。を行電極X、~X、。に印加し、かかるリセットパ ルスRP。の印加と同時に、第2サスティンドライバ8 が正極性のリセットバルスRPyを行電極Y1~Y2nに印 加する。これらリセットパルスRP。及びRP。の印加に 応じて、PDP10における全ての放電セルがリセット 放電され、各放電セル内には一様に所定量の壁電荷が形 成される。

【0041】 すなわち、かかる一斉リセット行程Rcにより、PDP10における全ての放電セルは、 第光セル "の状態に初期化されるのである。 斉リセット行程 Rcが終了すると、次に、第1画素デーク書込行程Wclを実行する。第1画素デーク書込行程Wclでは、アドレ

スドライバ6が、上記メモリ4から順次読み出された駆 動画素データビット群DB、~DB、各々に対応した画素 データパルス群DP、~DP。を発生し、これらを図10 に示されるように順次、列電極D1-1に印加して行く。 この際、駆動画素データビット群DB₁~DB₈とは、例 えば、サブフィールドSF1では図Sに示されるが如き 画像処理画表データHDの第1ビットのみでなり、又、 サブフィールドSF4では図8に示されるが如き画像処 理画素データHDの第4ビットのみでなるものである。 すなわち、アドレスドライバ6は、上記画像処理画素デ ータHDによるデータビットが例えば論理レベル"1"で ある場合には高電圧 論理レベル"0"である場合には低 電圧(Oボルト)の画素データバルスを発生し、これをP DP10の表示ラインの第1行~第n行各々に相当する もの同士でグループ化したものを上記画素データパルス 群DP1~DPaとして順次、列電極D1-aに印加して行 くのである。第2サスティンドライバ8は、これら画素 データパルス群DP:~DP。各々の印加タイミングに て、負極性の走査バルスSPを発生し、これを図10に 示されるが如く行電極Y」~Y。へと順次印加して行く。 この際、走査パルスSPが印加された"行"と、高電圧の 画素データバルスが印加された"列"との交差部の放電セ ルにのみ放電(選択消去放電)が生起され、上記一斉リセ ット行程Rcで形成された壁雷荷が消滅する。つまり、 この放電セルは、"非発光セル"の状態に推移するのであ る。 方、走査パルスSPが印加されたものの、低電圧 の画素データバルスが印加された放電セルには、上記の 如き選択消去放電は生起されないので、"発光セル"の状 態が保持される。

【0042】 すなわち、第1 画素データ書込行程Wでは よれば、PDP1のにおける第1行、第2n行からなる 表示ラインの内、第1行、帯1行からなる表示ライン群 (以下、表示ライン群とと称する)に属する放電でルに対 して、選択消払アドレス法を適用した画素データの書込 が為されるのである。かかる第1 画素データ書込行程W に1が終了すると、次に、第1発光維持行程 [clが実施さ りた。

内、第 1 行一第 n 行からなる表示ライン 排入に属する。 発光セル"に対して、最初の 2 回分の維持放電を生起さ せるのである。一方、かかる 第 1 発光維持行目 t l と 同 時に実施されるアライミング行程Pcでは、第 2 サスティンドライバ8が、図 1 つ に示されるが加き正確性のア ライミングバルス P P を P D P 1 の の行電機 Y m , ~ Y ***。たに同時印加する。かかるプライミングパルス P P の 印 加に応じてアライミング 敦電が生起され、行電解 Y , , ; ~ Y , *** に属する 各 放電 セルの 放電空間内に 素電散子が形 成される。

[0045] すなわち、かかるアライミング有程Pでで は、PDP10に対ける第1行〜第2m行なる表示ラインの内、第ヵ+1行〜第2m行からなる表示ライン群 は以下、表示ライン群りと指するいに関する状況を小に対 して、荷電粒子を形成させるみのアライミング放電を生 起させるのである。上記第「発光維持行程」とは及びプラ イミング行程Pのが終了すると、次に、第2直素データ 素込行程Wの対策能される。

【0046】第2画素データ書込行程Wc2では、アドレ スドライバ6が、上記メモリ4から順次読み出された駆 動画素データビット群DB。... ~ D B。.. 各々に対応した 画素データバルス群DP。1、~DP2。を発生し、これら を図10に示されるように順次、列電極D -。に印加し て行く。この際、駆動画素データビット群DBn+1~D B₁,とは、例えばサブフィールドSF1では、図8に示 されるが如き画像処理画素データIIDの第1ビットのみ でなり、又、サブフィールドSF4では、図8に示され るが如き画像処理画素データHDの第4ビットのみでな るものである。すなわち、アドレスドライバ6は、この 画像処理画素データHDによるデータビットが例えば論 理レベル"1"である場合には高電圧、論理レベル"0"で ある場合には低電圧(0ボルト)の画表データパルスを発 生し、これをPDP10の表示ラインの第n-1行~第 2 n 行各々に相当するもの同士でグループ化したものを 上記画素データバルス群DPュ+1~DPュŋとして順次、 列電極 D1-0 に印加して行くのである。これら画素デー タパルス群DP。+1~DP。。各々の印加タイミングに て、第2サスティンドライバ8は、負極性の走査パルス SPを発生し、これを図10に示されるが如く行電極Y **: ~Y2, へと順次印加して行く。この際、走査バルス SPが印加された"行"と、高電圧の画素データバルスが 印加された"列"との交差部の放電セルにのみ放電(選択 消去放電)が生起され、その放電セル内に残存していた 壁電荷が消滅する。つまり、この放電セルは、"非発光 セル"の状態に推移するのである。一方、走査パルスS

加された放電セルでは、上記の如き選択消去放電は生起されないので、"発光セル"の状態が保持される。 [0047] すなわち、第2画素データ書込行程Wc2では、PDP10における第1行〜第21行からなる表示

Pが印加されたものの、低電圧の画素データパルスが印

ラインの内、第n+1行~第2n行からなる表示ライン 群Bに属する放電セルに対して、選択消去アドレス法を 適用した両素データの書込が為されるのである。かかる 第2画素データ書込行程WCzが装了すると、次に、第2 発光組持行程1cが実施される。

【00048】第2発光維持行程1とでは、第1サスティンドライバ7及び第2サスティンドライバ8条なが、正 極性の維持ケルス11円22及び11円25を図110に示されるように、行電解火、-X3及びY、-Y2sに交互に繰り返 し印加する。両、各サプフィールドの第2発光維持行程 1とで行助される維持バルスの回数は、各サプフィール ドSFの重み付けに対応して子が設定されている数、例 まば

SF1:8 SF3:4

SF2:2

SF1:1

なる回数比に基づいて設定されている回数から、上記第 1 発光維持行程 Ic1において生起させた維持放電の回数 を減じた回数となる。

【0049】かかる維持がルスの印加により、上記第1 画素データ書込行程Wに及び第2画素データ書込行程W c2において撃電前が形成された放電セル、守なわち、" 発光セル"のみが上記様的がルス1P3。及び1P2が印 加される要に維持放電して、上述した加き回数分だ付断 続的な発光を繰り返す。上記第2発光維持行程1c分映 丁すると、サブソィールドSF2の第1画素データ書込 行程Wciが実験される。

【0050】この際、サプフィールドSF2においても 上記サプフィールドSF1の場合と同様に、第1画素データ書込行程限で1、第2画業データ書込行程限で2、第2発光維持行程1c1が同次実施される。ここで、先頭のサプフィールドSF1では、シグ行程9でき実施したが、サプフィールドSF2においては、かかるアライミング行程Pcを実施したが、サプフィールドSF2においては、かかるアライミング行程Pcに代わり第3発光維持行程1c3を実施され

【0051】第3発光維持行程1c3では、第2サスティンドライバ8が、上記第1発光維持行程1c1cさいて即
加する維持がルス1P₁と同一タイミングにて維持いルス1P₂をPDP10の行電解Y_{n1}、Y₁に同時印加する。この際、上記維持がルス1P₁及び上記維持いルス1P₂の印加により、サブフィールドSF1での第2 曲素データ語込行程Wc2の終で時点において空電荷が残留したままとなっている放電セル、すなわが。発光セル、のみが上記維持パルス1P₂1及び1P₂が印加される底 能結片数電して、2回分のパルス発光が多される。

【0052】すなわち、サブフィールドSF2での第3 発光維持行程Ic3では、PDP10における第1行〜第 2n行なる表示ラインの内、第n+1行〜第2n行から なる表示ライン群Bに属する。発光セルに対し、上述の 如く予め環定されているサブフィールドSF1での発光 回数の内の最後の2回分の維持放電を生起させるのであ る。つまり、かかる表示ライン群Bに属する放電セルで は、サブノィールドSF1の第2発定維持行程1でなお いて生起された維持な電の目数と、サブフィールドSF 2の第3発光維持行程1で3において生起された維持依電 の回数の合計が、前速したがく設定されているサブフィ ールドSF1での回数となる

【0053】かかるサブフィールドSF2での駆動を、 サブフィールドSF3及びSF4においても同様に実行 する。これにより、PDP10に対して、画像処理画素 データHDに応じた発光駆動、すなわち図8に示される が如き 5系統の発光駆動パターンの内のいずれか1によ る発光駆動が為されるのである。すなわち、図8に示さ れるように、先ず、サブフィールドSF1~SF4の内 の1つのサブフィールドでの第1画素データ書込行程W c1及び第2両素データ書込行程Wc2においてのみで、選 択消去放電が生起される(黒丸にて示す)。これにより、 一斉リセット行程RcによってPDP10の全放電セル 内に形成された壁電荷は、上記選択消去放電が実施され るまでの間残留し、その間に存在するサブフィールドS F 各々での発光維持行程 I c1及び I c2(又は I c3)におい て維持放電にともなう発光が生じる(白丸にて示す)。つ まり、各放電セルは、1フィールド期間内において上記 選択消去放電が為されるまでの間、"発光セル"となり、 その間に存在するサブフィールド各々での発光維持行程 において、上述した如き回数分だけ発光を繰り返すので

【0055】ここで、かかる図8に示されるが如き発光 駆動パターンによれば、発光輝度比が、

{0 1 3 7 15}

なる5段階の中間調表現が可能になる。ところが、上記 A/D 変換器1から供給される画素データDは、4ビッ ト すなわち、16段階の中間調を表現しているもので ある。

【0056】そこで、上記5段階の精調駆動によっても 擬似的に16段階の中間調表示を実施させるべく、上記 画像処理回路30によって画素データDに対し、誤差拡 散及びディギ処理を維しているのである。以上の如く、 上記図7 一図10 に示される実施例においても、PDP 10 の第1行・第2 「行り表示ラインの内、第1行へ第 所行の表示ライン群Aに関する放電セルに対する両素デ ータ書き込みが終了した時点で、この表示ライン群Aに 対して防値関係分だけ獲物の維持放電を生態させるよう にしている。これにより、1温等「画素データ書送行程 Welでの進程書込数電によって形成されたものの時間経 過とともに減少してしまった高電粒子は、かかる維持放 電によって再成される。

【00571よって、図10に示される第2発光維持行程1c2の直前の段階において、表示ライン群れに属する 鉱電セル内には上記荷電池予ル党電しているので、例え、かかる第2発光維持行程1c2において印加する維持がルス1Pェ及び1Pェ、各々のパルス届が担くても、維持放電が正しく生起されるようになる。一方、PDP10の残りの表示ライン群日に関する放電セル各々に対しては、画素データの書き込みを行う前に、プライミングルス PP、又は維持がルス1Pェを印加してフライミング放電、又は維持放電を生態させている。これにより、上記一売リセット方程にでのリセット放電にで形成されたものの時間経過につれて減少してしまった荷電 粒子が再来戻される。

【0058】よって、図10に示されるが如き第2画素 データ輩込行理Wc2の直前の段階において、表示ライン 野日に買する放電セル内には上記荷電粒子が残留するこ とになるので、例え、この第2画素データ事込行程Wc2 において印刷する走音がルスSPのバルス幅が短くて も、選択消去放電が正しく生起される。 【0059】

【受明の効果】以上詳述した如く、木空明においては、 PDPの表示ラインの内の一部の表示ライン群に関する 該電セルに対して画素データの書き込みが終了したら、 この一部の表示ライン群に関する放電セルに対して初回 分の維持效を全埋させる、その後、残りの表示ライン 群に関する放電セルに対して画素データの書き込みを行 い、これが終了したら、全ての放電セルに対して残りの 維持效弦を生息させるようにしている。

【0060】よって、かかる駆動によれば、各枚電セル 内には常に荷電粒子が原留することになるので、例え、 PDPに印加すべき駆動パルスのパルス福を短くしても 譲放電が生じにくくなり、良好な画像表示が得られるよ うになる。

【図面の簡単な説明】

【図1】プラズマディスプレイ装置の機略構成を示す図 である。

【図2】発光駆動フォーマットの一例を示す図である。 【図3】1 サブフィールド内においてPDP10の列電 権及び行電極に印加する各種原動パルスの印加タイミン グを示す関である。

【図4】本発明による駆動方法に従ってプラズマディス

プレイバネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。

- 【図5】木発明による駆動方法に基づく発光駆動フォーマットの一例を示す図である。
- 【図6】図5に示される発光師動フォーマットに従って PDP10の列電極及び行電極に印加する各種駆動バル スの印加タイミングを示す図である。
- 【図7】本発明による駆動方法に従ってアラズマディス プレイパネルを駆動するアラズマディスプレイ装置の概 略構成を示す図である。
- 【図8】画像処埋画素データHDと発光駆動パターンと の対応を示す図である。
- 【図9】 本発明による駆動方法に基づく発光駆動フォー


マットの他の一例を示す図である。

【図10】図9に示される発光駆動フォーマットに従っ アPDP10の列電極及び行電極に印加する各種駆動バ ルスの印加タイミングを示す図である。放電セル内の状 集種移奏示す図である。

【主要部分の符号の説明】


- 2,20 駆動制御回路6 アドレスドライバ
- 7 第1サスティンドライバ
- 8 第2サスティンドライバ
- 10 PDP
- 30 画像処理回路

[図1]








[図2]



D_{m-1} D_m








[38]

	HD				分光整動/ウ シ	*
	1	2	3	4	8F 8F 8F 8F	8
# 1 MM	1	0	0	0	•	0
16 5 WH	0	1	0	0	0 9	1
362 MW	0	0	1	0	009	3
184 MM	0	0	0	1	0000	7
第5種類	0	0	0	D	0000	16

暴丸:選択消去抽電 白丸:維持発光

【図9】



【図10】

